VHDL Vivado 기초+실무 강의 기초 부터 실무인강 알지오 IT전문교육 | 강좌

IT전문가

멀티미디어

Apple

오피스 / 자격증

기초영어

HOME>IT전문가>디지털 회로 시스템설계>VHDL Vivado 기초+실무

VHDL Vivado 기초+실무

VHDL Vivado 기초+실무

강의구성
(25강) 전체 : 14시간 13분|평균 : 34분7초

이용기간/강사
2개월 / 알지오 R&D [IT]

수강료
430,000원
215,000원

수강생 리얼후기!

VHDL Vivado
초보자도
끝까지 쉽게 배울 수 있는 강의? 바로여기!

현업의 실무강의 로 진행 합니다!

단기 습득!

2년 연속 IT교육 인강부분 1위 알지오 (근거자료)

2003년부터 운영해온 수많은 데이터베이스를 기반으로

단기 습득할 강의

로 제공합니다!
늦지 않았습니다. 알지오에서 지금부터 시작하세요!

수강생 리얼후기!

01.1시간 7분 VHDL 개념 및 기본 Gate 설계
비바도 윈도우에서 안전하게 설치, 논리 Gate의 설계 RTL도식 화면과 시뮬레이션

비바도 윈도우 설치/and gate 설계/or gate 설계/xor gate와 Gate 통합 및 RTL합성 및 도식/시뮬레이션 코딩 및 파형확인
02.37분 여러 gate 및 드모르간 법칙
3개의 입력신호에 대한 and, or 설계방법 or, not 연산자를 이용하여 설계

three in and 코딩 및 도식/시뮬레이션 코딩 및 확인/not gate, nand_gate 코딩/시뮬레이션 코딩 및 확인
03.45분 Bus 입·출력과 변수
Bus 입·출력 선언과 변수 선언 대해 설명하고 시뮬레이션

백터, 변수, Variable/J_EN 전역, 지역변수와 라이브러리/std logic의 기본 9가지값/프로세스 추가코딩/도식합성 시뮬레이션
04.34분 Latch 및 D-FlipFlop 설계
Latch와 D-FlipFlop을 여러 설계방법으로 코딩, Clock 코딩의 주의사항을 설명, 시뮬레이션을 통해 동작을 검증합니다.

Latch RS Latch/시뮬레이션/D-FlipFlop/시뮬레이션
05.42분 Generate 및 카운터 이용한 Serial to Parallel 회로 설계
플립플롭 배열을 Sturcture 기법으로 간단하게 설계, 카운터 회로를 설계, 이 두 회로를 이용하여 Serial to Parallel 회로를 설계

dff shift 코딩 및 도식/시뮬레이션/counter 코딩/시뮬레이션/stp 코딩/시뮬레이션
06.31분 Parallel to Serial 회로 및 패리티 비트 생성기 설계
패리티 비트 생성기를 설계하고 통신에 있어서 오류를 검출하는 개념

pts 코딩/시뮬레이션/parity det 코딩/시뮬레이션
07.53분 디자인블럭 설계
VHDL로 설계한 회로를 모듈 생성 후 디자인블록으로 회로를 설계는 방법

블록 생성 xor not xnor/디자인블록 그리기/시뮬레이션 확인 및 도면 점검/2차 디자인블록 그리기/시뮬레이션
08.31분 Mux/Demux 회로 설계
Mux/Demux 회로를 다양한 방법을 통해 설계

mux코딩/시뮬레이션/demux 코딩/시뮬레이션
09.30분 Case문 이용한 인코더 및 디코더
인코더와 디코더 회로를 다양한 방법을 통해 설계, demux를 case문으로 설계하면서 간단해지는 코딩 통해 동작을 검증

enc 83코딩 및 도식/시뮬레이션/추가튜닝 및 변경/dec 38 코딩/시뮬레이션/enc 102, demux again 코딩/시뮬레이션
10.35분 Barrel Shifter 회로 설계
입력 데이터를 합성하여 사용, barrel shifter 설계와 시뮬레이션

test 코딩/시뮬레이션/BR_Shifter 코딩/시뮬레이션 1/시뮬레이션 2
11.30분 Frequency Divider 회로 설계
많은 양의 출력을 갖는 분주기를 매우 간단한 방법으로 설계하는 방법을 설명, 각 분주된 주파수 결과확인

clk div 12 코딩/시뮬레이션/clk div 13 코딩/시뮬레이션/variety clkdiv 코딩/시뮬레이션
12.32분 Mealy 및 Moore 머신 회로 설계
상태 천이도를 구현하기 위해, 밀리 루프와 무어 루프를 각각 설계하고 시뮬레이션 합니다

Mealy m코딩/시뮬레이션/Moore m 코딩/시뮬레이션
13.34분 Moore 머신을 Signal Generator 설계
임의로 Serial Moore 머신을 이용, 상태천이도 설계 과정과 문법 에러 및 단계별 시뮬레이션 검증

signal gen/시뮬레이션 1차/시뮬레이션 2차/시뮬레이션 3차/시뮬레이션 완료
14.35분 RAM 회로 설계
enable port의 입력값에 따라 read 또는 write mode로 동작하는 RAM 회로 설계, 일반적인 방법과 상태천이도 설계 방법에 대해 각각 설명하고 동작에 대해 시뮬레이션

test/RAM common/시뮬레이션/RAM moore/시뮬레이션
15.26분 ROM 회로 설계
사용자가 직접 데이터를 최초 1회만 저장하여 사용하는 ROM Moore 설계하고 각각의 동작에 대해 시뮬레이션

ROM draft/시뮬레이션/test/시뮬레이션/ROM moore/시뮬레이션
16.24분 부프로그램과 패키지
Function과 Procedure 정의활용 방법, 카운터 회로를 예를 들어 설계 Package로 만들어 활용하는 방법

sub simple/시뮬레이션/sub cnt/시뮬레이션
17.34분 디지털 도어락 설계 (1/4)
첫번째 과정으로 가장 기본적인 구조부터 파악, 조금씩 기능을 추가

doorlock simple/시뮬레이션/doorlock normal/시뮬레이션
18.16분 디지털 도어락 설계 (2/4)
reset회로를 설계하고 검증

clk divx clk div/rst holder/시뮬레이션
19.23분 디지털 도어락 설계 (3/4)
블록을 설계하고 시뮬레이션을 통해 동작 검증

door state/시뮬레이션/comparator/시뮬레이션/pw memory/시뮬레이션
20.34분 디지털 도어락 설계 (4/4)
pw_input과 open_timer 블록을 설계 db파일로 설계

dff pw input/open timer/도식설계 후 랜더링/시뮬레이션
VHDL 스페셜 (요약정리) 특강
21.26분 1~4강 VHDL 요약정리 특강
1강부터 4강까지의 내용을 요약하여 정리합니다.

1강 요약/2강 요약/3강 요약/4강 요약
22.30분 5~8강 VHDL 요약정리 특강
5강부터 8강까지의 내용을 요약하여 정리합니다.

5강 요약/6강 요약/7강 요약/8강 요약
23.26분 9~12강 VHDL 요약정리 특강
9강부터 12강까지의 내용을 요약하여 정리합니다.

9강 요약/10강 요약/11강 요약/12강 요약
24.36분 13~16강 VHDL 요약정리 특강
13강부터 16강까지의 내용을 요약하여 정리합니다.

13강 요약/14강 요약/15강 요약/16강 요약
25.42분 17~20강 VHDL 요약정리 특강
17강부터 20강까지의 내용을 요약하여 정리합니다.

17강 요약/18강 요약/19강 요약/20강 요약

강의목록 다운로드

Since 2003 IT전문교육!

수강생 리얼후기!

VHDL Vivado 기초+실무 연관학과

수강생 리얼후기!

연관학과 (VHDL Vivado 기초+실무)

학습지원센터

1661-3802

평일 : 오전 9시 ~ 오후 6시
점심 : 오후12시 ~ 오후 1시
주말, 공휴일(휴무)

교육청 원격평생교육시설 제 21호

주소 : 경기 의정부시 시민로122번길 41-46, 2F
e-mail : help@alzio.co.kr
호스팅 제공자 : SK브로드밴드
회사명 : 알지오
대표 : 채명수
개인정보관리자 : 박진엽
사업자등록번호 : 217-90-17793
통신판매 제2008-0312호
SSL발급자 Equifax Secure Global eBusiness CA-1
Copyright since 2003ⓒalzio.co.,Ltd all rights reserved.

*중소기업진흥공단 신기술밴처지원
*서울기술보증 제 20031501호