Verilog Vivado 기초+실무

강좌구성
(25강) 전체 : 17시간 10분|평균 : 41분12초

수강기간
2개월

전문강사
알지오 R&D [IT]

Verilog Vivado 기초+실무 인강 평생교육원 교육 안내
베릴로그 (VERILOG) 는 현재 현장에서 많이 활용되는 HDL 언어로 하드웨어 언어를 시작하거나 코드 이해와 문법에 대해서 심층적으로 다루길 원하는 분들에게 베릴로그 기초부터 고급까지 를 권장합니다. VERILOG 는 현장에서 필요한 논리합성이 가능한 코딩스타일로 구성되어 VERILOG CODE 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있습니다. 베릴로그 를 이용한 시뮬레이션을 통해 검증된 코드를 그대로 합성하여 하드웨어 설계를 원하는 분들이 이용하면 좋습니다.

단기 습득!

2년 연속 IT교육 인강부분 1위 알지오 (근거자료)

2003년부터 운영해온 수많은 데이터베이스를 기반으로

단기 습득할 강의

로 제공합니다!
늦지 않았습니다. 알지오에서 지금부터 시작하세요!

01.59분 아주 쉽고 확실한 설치와 2개의 게이트 실습
윈도우에서 Vivado 돌리기, 알고리즘 선언, 각각의 문법설명과 초보도 쉽게 할 수 있는 시뮬레이션과 도식

책갈피[00:00] 무료사용 라이센스 및 설치과정/[10:53] 가상화 프로젝트 모듈/[16:26] and gate 코딩/[24:35] 시뮬레이션 코딩 및 확인/[34:01] or gate 코딩/[40:43] 시뮬레이션 코딩 및 확인/[38:52] xor gate 코딩/[47:50] 시뮬레이션 코딩 및 확인/[54:21] RTL합성후 도식 시뮬레이션
02.24분 초보라도 실무 사용방법을 쉽게 학습합니다.
게이트 중첩과 모듈제거 인스턴스모듈

책갈피[00:00] modules 코딩/[07:41] modules 시뮬레이션 관련/[14:13] threein gate 코딩/[19:41] threein gate 시뮬레이션 관련
03.58분 설계의 실제 변수와 게이트들의 시간별 모니터링 함께 시뮬레이션
최적화된 게이트설계 기본부터 실무적인 부분까지 모두 따라하기

책갈피[00:00] gate level 자동최적화 도식/[11:03] 시뮬레이션/[24:14] 교란변수 및 백터 스칼라/[34:37] 상수 및 정수 parameter 조건문/[43:39] 콘솔확인용 모니터정의 및 설명
04.50분 Latch 와 D-FlipFlop 쉽게 설계하고 #5 무한반복
Sensitivity Blocking과 Non-Blocking 동작 변화의 차이를 확인하면서 실습

책갈피[00:00] Latch rs 설계 및 구현/[09:41] Latch d 알고리즘/[20:31] Non-Blocking의 종류별실습/[39:41] D-FlipFlop의 실습
05.56분 D flip-flop과 shifter, 카운터 이용한 Serial to Parallel 회로 설계
D flip-flop 배열을 간단하게 설계하는 방법, 카운터 회로 설계와 코딩, 플립플롭과 카운터 회로를 이용한 Serial to Parallel 회로, 스칼라 와 백터 이해

책갈피[00:00] D flip-flop 모듈 genvar generate/[12:08] dff 반영하고 8개의 도식보기/[21:45] 시뮬레이션/[31:21] 카운터 모듈 parameter 시뮬레이션/[42:26] Ser to Par에 dff연동
06.39분 Parallel to Serial 회로 및 parity bit 설계
Parallel to Serial 회로 설계, parity bit 생성기 설계, 통신 오류검출

책갈피[00:00] Parallel to Serial/[20:41] parity 입력관련 검출/[31:35] parity 출력과 임의 오류발생
07.48분 비바도에서의 도식을 이용한 회로 설계 RTL
비바도 편집에서의 도식 회로를 설계하는 방법을 회로를 통해 진행

책갈피[00:00] 4개의 모듈을 1파일로/[08:07] 비바도의 도식활용 가산기1 작업/[29:02] 비바도의 도식활용 가산기2 작업/[34:27] 비바도의 도식활용 가산기 통합 및 회로확인
08.25분 Mux/Demux 회로 설계
Mux/Demux 회로를 설계하고 시뮬레이션을 통해 동작을 검증

책갈피[00:00] Mux 디자인코딩/[08:11] Mux시뮬레이션과 도식/[17:32] Demux 디자인코딩/[21:00] Demux 시뮬레이션
09.38분 Case문 인코더 및 디코더 설계
demux를 case문으로 설계하면서 깔끔해지는 코딩 실습, 인코더와 디코더 회로설계, 디코더를 삼항 연산 실습하고 시뮬레이션

책갈피[00:00] demux와 case 코딩과 도식/[06:35] demux와 case 시뮬레이션/[10:56] encoder 8x3 포트별 코딩 도식/[19:55] encoder 8x3 시뮬레이션/[22:53] decoder 3x8 종류별 코딩/[35:33] 도식과 시뮬레이션
10.41분 Barrel Shifter 회로 설계
casez, casex의 차이 데이터 합성, barrel shifter 설계

책갈피[00:00] case ex의 심층설명 시뮬레이션/[09:26] case ex 시뮬레이션2/[16:16] barrel shifter 1유형/[24:54] barrel shifter 2유형/[35:31] barrel shifter 추가코딩 및 시뮬레이션
11.39분 Frequency Divider 회로 설계
주파수 분주기 다양한 파형의 주기를 여러 코딩 기법, 많은 양의 출력을 갖는 분주기 설계하는 방법 각 분주된 주파수 결과 확인

책갈피[00:00] clk div12 코딩 및 도식 시뮬레이션/[12:32] clk div13 코딩 및 도식 시뮬레이션/[21:36] clk divs 1차코딩/[26:35] clk divs 12~13객체연결 도식/[35:20] clk divs 16비트실습
12.51분 Mealy 및 Moore 머신 회로설계
밀리 루프와 무어 루프를 설계하고 각각의 동작에 대해 시뮬레이션 검증

책갈피[00:00] mealy의 코딩/[20:34] 도식과 시뮬레이션/[33:56] moore의 코딩/[41:54] 도식과 시뮬레이션
13.53분 Signal Generator 회로 설계
FSM을 이용한 임의로 Serial 신호를 발생시키는 로직 설계 단계별 시뮬레이션 검증, 주의할 점과 문제를 찾아 해결

책갈피[00:00] Signal Generator 기본코딩/[12:24] 여러 parameter/[17:44] always/[26:10] 시뮬레이션/[30:33] 코딩 추가/[43:08] 최종 마무리코딩/[50:14] 최종시뮬레이션
14.39분 RAM 회로 설계
enable port 입력값에 따라 read 또는 write mode로 동작하는 RAM회로 설계

책갈피[00:00] RAM 설계 input output integer/[10:19] always 회로보기/[14:18] 시뮬레이션 코딩및 확인/[20:47] RAM FSM코딩/[36:08] 시뮬레이션 코딩및 확인
15.37분 ROM 회로 설계
Read만 가능한 일반적인 ROM 회로 설계, 사용자가 직접 데이터를 최초 1회만 저장하여 사용하는 ROM을 inout port와 FSM을 이용해 설계

책갈피[00:00] input output integer initial/[07:11] 테스트 벤치 시뮬레이션/[11:54] inout test assign/[18:09] 테스트 벤치 시뮬레이션/[23:09] ROM FSM/[30:05] 테스트 벤치 시뮬레이션
16.28분 task와 function 사용
task와 function 정의 활용하는 방법, 덧셈/뺄셈 코드 설계 특징을 설명하고 주의할 점

책갈피[00:00] simple cal task/[05:04] 함수 always 지정과 도식/[20:39] 시뮬레이션과 코딩
17.38분 디지털 도어락 설계 (1/4)
도어락의 동작을 Verilog로 표현하는 방법을 가장 기본적인 구조부터

책갈피[00:00] first lv 설계 clk 변수 always/[09:16] 시뮬레이션 코딩 및 확인/[13:55] middle lv 설계 always/[23:59] 시뮬레이션 코딩 및 확인
18.54분 디지털 도어락 설계 (2/4)
clock와 reset회로 설계

책갈피[00:00] clk dic sc코딩/[06:01] 시뮬레이션 코딩및 점검/[09:01] reset holder 코딩/[18:26] 시뮬레이션 코딩및 점검/[18:26] Digital Doorlock 의 기능
19.39분 디지털 도어락 설계 (3/4)
디지털 도어락의 블록을 설계하고 시뮬레이션을 통해 동작 검증

책갈피[00:00] door state 설계/[14:48] 시뮬레이션/[20:01] comparator 설계/[26:52] 시뮬레이션/[33:09] pw memory 설계/[36:39] 시뮬레이션
20.45분 디지털 도어락 설계 (4/4)
pw input open_timer 비밀번호 설정, 문열림, 패스워드 오류, 비밀번호 적절성, 알람경보 기능

책갈피[00:00] open timer 코딩/[09:40] 시뮬레이션 코딩/[14:54] pw input 코딩/[34:38] 도식설계의 과제와 방법안내
베릴로그 스페셜 (요약정리) 특강
21.34분 1~4강 베릴로그 요약정리 특강
1강부터 4강까지의 내용을 요약하여 정리합니다.

책갈피[00:00] 1강 요약/[07:11] 2강 요약/[12:54] 3강 요약/[23:10] 4강 요약
22.32분 5~8강 베릴로그 요약정리 특강
5강부터 8강까지의 내용을 요약하여 정리합니다.

책갈피[00:00] 5강 요약/[10:26] 6강 요약/[18:49] 7강 요약/[24:37] 8강 요약
23.43분 9~12강 베릴로그 요약정리 특강
9강부터 12강까지의 내용을 요약하여 정리합니다.

책갈피[00:00] 9강 요약/[07:31] 10강 요약/[20:22] 11강 요약/[27:00] 12강 요약
24.29분 13~16강 베릴로그 요약정리 특강
13강부터 16강까지의 내용을 요약하여 정리합니다.

책갈피[00:00] 13강 요약/[12:00] 14강 요약/[19:54] 15강 요약/[25:35] 16강 요약
25.31분 17~20강 베릴로그 요약정리 특강
17강부터 20강까지의 내용을 요약하여 정리합니다.

책갈피[00:00] 17강 요약/[07:00] 18강 요약/[11:24] 19강 요약/[18:53] 20강 요약

강의목록 다운로드

Since 2003 IT전문교육!

강좌설명

강의목록

수강생 리얼후기!

Verilog Vivado 기초+실무 연관학과

강좌설명

강의목록

수강생 리얼후기!

연관학과 (Verilog Vivado 기초+실무)

VHDL Vivado 기초+실무

VHDL Vivado 초보자도 끝까지 쉽게 배울 수 있는 강의? 바로여기!

현업의 실무강의 로 진행 합니다!

학습기간 : 2개월/강의수 : 25강/진행시간 : 14시간 13분/수강료 : ~~430,000원~~ 215,000원
베릴로그 기초+고급

선생님 프로필
◆ 학력 국민대학교 대학원 석사 ◆ 약력 VHDL 및 디지털 공학 조교 및 8051C 실습 조교 AsenKorea 현대기아자동차 1차 협력사
베릴로그 기초+고급 인강 평생교육원 교육 안내 베릴로그 (VERILOG) 는 현재 현장에서 많이 활용되는 HDL 언어로 하드웨어 언어를 시작하거나 코드 이해와 문법에 대해서 심층적으로 다루길 원하는 분들에게 베릴로그 기초부터 고급까지 를 권장합니다. VERILOG 는 현장에서 필요한 논리합성이 가능한 코딩스타일로 구성되어 VERILOG CODE 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있습니다. 베릴로그 를 이용한 시뮬레이션을 통해 검증된 코드를 그대로 합성하여 하드웨어 설계를 원하는 분들이 이용하면 좋습니다.

학습기간 : 2개월/강의수 : 26강/진행시간 : 22시간 31분/수강료 : ~~370,000원~~ 185,000원
Verilog Vivado 기초+실무

Verilog Vivado 기초+실무 인강 평생교육원 교육 안내 베릴로그 (VERILOG) 는 현재 현장에서 많이 활용되는 HDL 언어로 하드웨어 언어를 시작하거나 코드 이해와 문법에 대해서 심층적으로 다루길 원하는 분들에게 베릴로그 기초부터 고급까지 를 권장합니다. VERILOG 는 현장에서 필요한 논리합성이 가능한 코딩스타일로 구성되어 VERILOG CODE 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있습니다. 베릴로그 를 이용한 시뮬레이션을 통해 검증된 코드를 그대로 합성하여 하드웨어 설계를 원하는 분들이 이용하면 좋습니다.

학습기간 : 2개월/강의수 : 25강/진행시간 : 17시간 10분/수강료 : ~~430,000원~~ 215,000원

Verilog Vivado 기초+실무

단기 습득!

강의목록 다운로드

선생님 프로필