Àüü°ÀÇ
Æò»ý±³À°ÀÌ¿ë±Ç »ç¿ëó
¹è¿òÀÌ ±âºÎµÇ´Â °÷!
2003³âºÎÅÍ À̾î¿Â ¼ö°·á ±âºÎ
Àå¹Ù±¸´Ï
ÇýÅÃ!
MYÆäÀÌÁö
°í°´¼¾ÅÍ
ÃßõÇаú
¸¹ÀÌ Ã£´Â °ÀǸ¦ ¹Ù·Î È®ÀÎÇϼ¼¿ä
AI ¾÷¹«È°¿ë ù°ÉÀ½
UG NX
¸¶½ºÅÍÄ·
īƼ¾Æ
¼Ö¸®µå¿÷½º
ÆÄ¿ö¹Ð
VHDL º£¸±·Î±×
SQL
·¦ºä
ÆÄ¿öºô´õ
¿À¶óŬ
¾ð·Ðº¸µµ
AI
¼³°è ¡¤ ¸ðµ¨¸µ
µðÁöÅÐ ½Ç¹«
¸ÖƼ¹Ìµð¾î
½ºÆå¾÷
ÆÐŰÁö
N
Æò»ý±³À°ÀÌ¿ë±Ç
HOME
>
µðÁöÅÐ ½Ç¹«
>
µðÁöÅРȸ·Î ½Ã½ºÅÛ¼³°è
µðÁöÅÐ ½Ç¹«
ÇÁ·ÐÆ® ¿£µå
3
À¥±âȹÁ¦ÀÛ
2
ÀÚ¹Ù½ºÅ©¸³Æ® | Á¦ÀÌÄõ¸®
8
HTML CSS | ¹ÝÀÀÇüȨÆäÀÌÁö
4
ȨÆäÀÌÁöÁ¦ÀÛ ºô´õ
14
¾Û °³¹ß | ¸ð¹ÙÀÏȨÆäÀÌÁö
11
µðÁöÅРȸ·Î ½Ã½ºÅÛ¼³°è
6
µ¥ÀÌÅͺ£À̽º
11
À¥ ÇÁ·Î±×·¡¹Ö class1
9
À¥ ÇÁ·Î±×·¡¹Ö class2
12
±×·¡ÇÈ ÇÁ·Î±×·¡¹Ö
7
ÇÁ·Î±×·¡¹Ö
16
Ç÷¡½Ã / ½ºÀ§½Ã
8
¿ÀÇǽº
12
¾×¼Ç3.0 / Ç÷º½ººô´õ
2
ÀεðÀÚÀÎ | ³o
6
CG µðÀÚÀÎ
6
VHDL Vivado ±âÃÊ+½Ç¹«
2°³¿ù / 25° / Àüü : 14½Ã°£ 13ºÐ
°ÀÇ´çÆò±Õ : 34ºÐ7ÃÊ
470,000¿ø
235,000¿ø
VHDL ±âÃÊ + ½Ç¹«
2°³¿ù / 26° / Àüü : 20½Ã°£ 40ºÐ
°ÀÇ´çÆò±Õ : 47ºÐ41ÃÊ
470,000¿ø
235,000¿ø
Verilog Vivado ±âÃÊ+½Ç¹«
2°³¿ù / 25° / Àüü : 17½Ã°£ 10ºÐ
°ÀÇ´çÆò±Õ : 41ºÐ12ÃÊ
470,000¿ø
235,000¿ø
º£¸±·Î±× ±âÃÊ+°í±Þ
2°³¿ù / 26° / Àüü : 22½Ã°£ 31ºÐ
°ÀÇ´çÆò±Õ : 51ºÐ57ÃÊ
470,000¿ø
235,000¿ø
·¦ºä ±âÃÊ + CLAD Ãëµæ±îÁö
2°³¿ù / 27° / Àüü : 15½Ã°£ 3ºÐ
°ÀÇ´çÆò±Õ : 33ºÐ26ÃÊ
470,000¿ø
235,000¿ø
·¦ºä [±âÃÊ+½Ç¹«]
2°³¿ù / 40° / Àüü : 25½Ã°£ 36ºÐ
°ÀÇ´çÆò±Õ : 38ºÐ23ÃÊ
470,000¿ø
235,000¿ø